半导体封装指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC）形成的不同外形的封装体，是连接晶圆制造与终端应用的关键环节，不仅为芯片提供物理保护与散热支持，更决定了芯片与外部电路的连接效率。本文从封装形式、核心材料、全流程工艺三大维度，系统拆解半导体封装的技术细节。
一、半导体封装形式：分类、特点与应用场景
封装形式的选择需匹配芯片功能、引脚数量及应用场景，核心可按材料、连接方式、外形三大维度分类，不同类型在可靠性、成本、工艺复杂度上差异显著。
1. 按封装材料分类
•金属封装：以金属为外壳，具备极高的抗干扰性与稳定性，但成本高、工艺复杂，仅用于军工、航天等特殊领域，无商业化消费级产品。
•陶瓷封装：性能优于金属封装，绝缘性与散热性更佳，同样多用于军事或高端工业产品，仅占据少量商业化市场（如高端传感器）。
•塑料封装：以环氧树脂等塑料为核心材料，成本低、工艺简单且可靠性满足消费级需求，是目前市场主流，覆盖90%以上消费电子（如手机、家电芯片）。
2. 按与PCB板连接方式分类
•PTH封装（Pin Through Hole，通孔式）：引脚需穿过PCB板孔洞焊接，稳定性强但占用PCB空间大，目前仅用于少数传统工业芯片（如早期电源管理IC）。
•SMT封装（Surface Mount Technology，表面贴装式）：引脚直接贴装在PCB表面，无需打孔，体积小、装配效率高，是当前主流形式，几乎覆盖所有消费级、车规级芯片（如手机SoC、车载MCU）。
3. 按封装外形分类
主流外形包括SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等，核心差异体现在“封装效率”（芯片面积/封装面积）与“引脚数量”：
•小外形封装：如SOT（小外形晶体管）、SOIC（小外形IC）、TSSOP（薄小外形封装），引脚数较少（通常8-28脚），封装效率中等，多用于简单功能芯片（如二极管、低压MOSFET）。
•扁平封装：如QFN（四方无引脚扁平封装）、QFP（四方引脚扁平封装），QFN无外露引脚（通过底部焊盘连接），QFP引脚环绕芯片四周（引脚数可达100+），适用于中等复杂度芯片（如蓝牙芯片、工业控制IC）。
•阵列封装：如BGA（球栅阵列封装）、CSP（芯片尺寸级封装），BGA以底部锡球阵列连接，引脚数可超1000脚；CSP采用Flip Chip（倒装焊）技术，封装效率达1:1（芯片面积≈封装面积），是目前最高级的封装形式，多用于高端芯片（如CPU、GPU、手机主摄CIS）。
二、半导体封装核心材料：功能、特性与存储要求
封装材料直接影响芯片的可靠性与性能，核心包括晶圆、引线框架、焊接线、塑封料、银浆等，每种材料均有严格的技术标准与存储规范。
材料名称
核心功能
关键特性与存储要求
晶圆（Wafer）
提供芯片核心电路载体，是封装的“半成品芯片来源”
由高纯度硅制成，需避免表面划伤，存储于洁净、干燥环境
引线框架
（L/F:Lead Frame）
固定芯片（Die），实现芯片与外部电路的电连接
主体为铜，表面镀银/NiPdAu防氧化；除BGA/CSP用基板外，其他封装均需L/F；存储于氮气柜（湿度＜40%RH）
焊接线(金线)
Gold Wire
连接芯片Pad（电极）与引线框架，传递电信号
主流为99.99%高纯度金线（可靠性高）；低成本方案用铜线/铝线（工艺难度大、良率低）；线径决定电流承载能力（0.8-2.0mil）
塑封料（EMC）
Mold Compound
包裹芯片与焊接线，提供物理保护、绝缘与散热
主要成分为环氧树脂+添加剂（固化剂、阻燃剂等）；需零下5℃存储，使用前常温回温24小时
银浆（Epoxy）
将芯片固定在引线框架的Die Pad上，同时辅助散热与导电
环氧树脂+银粉制成；需零下50℃存储，使用前回温24小时，点胶覆盖率需＞75%
封装基板
替代引线框架，用于BGA/CSP等高端封装，承载芯片并实现高密度电连接
多层布线结构，绝缘性与散热性优异，成本高于引线框架
三、半导体封装核心工艺流程：从晶圆到成品的全步骤拆解
封装工艺按“前段（FOL）-中段-后段（EOL）”划分，每个阶段包含多道精密工序，需严格控制温度、压力、精度等参数，确保良率与可靠性。
1. 前段工艺（FOL）：芯片预处理与核心连接
前段工艺聚焦“从晶圆到芯片初步固定与引线连接”，是封装的基础环节，核心步骤如下：
•背面减薄（Back Grinding）：将晶圆正面贴胶带保护电路区，研磨背面至封装所需厚度（8-10mil），去除胶带后检测厚度均匀性，确保后续切割与粘接稳定性。
•晶圆切割（Wafer Saw）：将晶圆粘贴在蓝膜（Mylar）上，用高速锯片（转速30-50K rpm）切割成独立裸芯片（Die），切割后清洗去除粉尘，避免残留影响后续工艺。
•二光检查（2nd Optical）：在显微镜下检查切割后的芯片外观，筛选“崩边（Chipping Die）”等不良品，提前剔除缺陷芯片。
•芯片粘接（Die Attach）：在引线框架的Die Pad上点银浆（覆盖率＞75%），通过高精度吸头（定位精度X-0.2um、Y-0.5um）将芯片拾取并粘接在银浆上，确保位置偏差＜0.05mm。
•银浆固化（Epoxy Cure）：将粘接好的芯片置于氮气环境中，175℃烘烤1小时，使银浆硬化；固化后检测“芯片剪切力（Die Shear）”，验证粘接强度。
•引线焊接（Wire Bonding）：封装最关键工序，用高纯度金线（或铜线/铝线）连接芯片Pad与引线框架：
a.打火杆（EFO）将金线前端熔化成球，通过陶瓷劈刀（Capillary）按压在芯片Pad上，形成“第一焊点（Bond Ball）”；
b.劈刀牵引金线形成弧形（Wire Loop），按压在引线框架上形成“第二焊点（Wedge，月牙形）”；
c.侧向切断金线，完成一次焊接；核心控制参数为压力、超声功率、时间、温度，焊接后需检测“金线拉力（Wire Pull）”“金球推力（Ball Shear）”等指标。
•三光检查（3rd Optical）：检查芯片粘接与引线焊接质量，剔除“虚焊、金线偏移”等不良品。
2. 后段工艺（EOL）：封装成型与终检
后段工艺聚焦“芯片保护、外形加工与性能验证”，最终形成可交付的成品芯片，核心步骤如下：
•注塑封装（Molding）：将焊接好的引线框架放入模具，注入熔融的塑封料（EMC），175-185℃下加压（3000-4000N）固化60-120秒，使塑封料完全包裹芯片与金线；模具需精准控制温度与压力，避免出现“气泡、溢料”等缺陷。
•激光打字（Laser Mark）：在封装体表面激光刻字，内容包括产品型号、生产日期、批次编号（如“5800C”“K785740”），便于追溯与识别。
•模后固化（Post Mold Cure，PMC）：175±5℃烘烤8小时，进一步固化塑封料，消除内部应力，提升封装体稳定性。
•去溢料（De-flash）：通过弱酸浸泡+高压水冲洗，去除注塑后残留在引脚间的多余塑封料，避免影响后续焊接。
•电镀（Plating）：在引线框架引脚表面镀高纯度锡（无铅工艺，符合RoHS标准），防止引脚氧化、提升焊接性能；传统铅锡合金（锡85%、铅15%）因环保问题已被淘汰。
•电镀退火（Post Annealing）：150±5℃烘烤2小时，消除电镀层潜在的“晶须生长（Whisker Growth）”风险——晶须是锡层在温湿度变化下生长的须状晶体，可能导致引脚短路。
•切筋成型（Trim&Form）：将引线框架切割成独立芯片单元（Trim），再通过模具将引脚压制成所需形状（如海鸥形、J形、直插形），最后装入 Tube 管或 Tray 盘。
•四光检查（Final Visual Inspection，FVI）：在低倍放大镜下检查成品外观，筛选“注塑缺陷、电镀不良、引脚变形”等不良品，确保交付质量。
总结
半导体封装是集“材料选型、精密工艺、质量控制”于一体的系统工程：封装形式决定芯片的应用场景，核心材料保障可靠性，全流程工艺则直接影响良率与性能。随着芯片向“高集成度、高功率、小型化”发展，封装技术也在持续升级（如CSP、Flip Chip），成为半导体产业创新的重要突破口。
完整报告已上传知识星球，更多关于半导体行业市场和技术报告精彩内容，欢迎微信扫码加入星球获取。在这里有志同道合的伙伴，让我们走的更远！
加入会员与行业大咖一起交流，数千份高质量半导体资料无限下载！欢迎加入芯科技圈行业交流群xinkejiquan001。//---END---//
免责声明：文章仅为分享和学习使用，不做其他商业用途！内容如有侵权，请联系博主删除！（微信号：xinkejiquan001）
原创不易，常年坚持输出行业干货，希望大家能为专业、勤奋的小编打赏，感谢你们的鼓励和支持！